پياده‌سازي فشرده‌سازي تلفاتي تصوير توسط موجک (2،2)CDF در CPLD
محورهای موضوعی : مهندسی برق و کامپیوترعباسعلی لطفی نیستانک 1 * , محمد محقق حضرتی 2 , محمد محقق حضرتی 3 , نرگس احميدی 4
1 - پژوهشکده برق جهاد دانشگاهي
2 - دانشگاه آزاد اسلامی واحد شهر ری
3 - دانشگاه آزاد اسلامی واحد شهر ری
4 - دانشگاه صنعتی امیرکبیر
کلید واژه: اهرام گاوسيتبديل موجک گسستهتقسیم‌بنديفشرده‌سازي تصويرSVDCPLD(2, 2) CDFBTC,
چکیده مقاله :
در اين مقاله پس از مقايسه روشهاي فشرده‌سازي تصوير از قبيل روش BTC، روش اهرام گاوسي، روش SVD، روش تبديل موجک و يا بطور خاص (2،2)CDF به پياده‌سازي سخت‌افزاري فشرده‌سازي تصوير به روش موجک (2،2) CDF پرداخته شده است. طراحي ارائه‌شده نشان‌دهنده اين است که سازمان‌دهي مناسب داده‌ها (روش تقسیم‌بندي) و استفاده از خط لوله و پردازش موازي در بهينه‌سازي سخت‌افزاري مدار تاثير زيادي دارد. در حقيقت هدف اصلي، ايجاد کارايي و سرعت بيشتر در CPLD ساخت شرکت Xilinx به نام 9572XC مي‌باشد. جزئيات طراحي کد گذار و همچنين نتايج بدست آمده نيز در پايان ارائه شده‌اند. نتايج مقايسه روشهاي مختلف فشرده‌سازي تصوير مي‌تواند براي يک کاربر الگوي مناسبي جهت استفاده از روش بهينه را با توجه به نوع مسئله ارائه دهد. براي شبيه‌سازي از نرم‌افزار MATLAB و همچنين از ++ C استفاده شده است.
This paper presents a hardware implementation of CDF(2,2) wavelet image compressor. The design demonstrates that high quality circuit implementation is possible through the use of suitable data organization (partitioned approach) and algorithm-to-architecture mappings (parallel-ism or pipelining). A VHDL code for CDF(2,2) was developed to satisfy our objective. Then it was synthesized in Foundation 5.1 software and downloaded to CPLD XC9572 by a JTAG ByteBlaster cable. The original image was transmitted through serial port. The AVR’s ATmega8535 was used to implement serial protocol to and back from the CPLD. The main goal is to reach a higher performance and throughput with a single CPLD. Details of the encoder design have been discussed and the results are presented.
[1] K. Z. Bukhari, Visual Data Transforms Comparison, M. S. Thesis, Delft University of Technology, The Netherlands, pp. 28-32, Aug. 2002.
[2] M. B. Wakin, J. K. Romberg, H. Choi, and R. G. Baraniuk, "Geometric methods for wavelet-based image compression," Wavelets X in SPIE International Symposium on Optical Science and Technology, pp. 507-520, San Diego, California, Aug. 2003.
[3] M. B. Wakin, J. K. Romberg, H. Choi, and R. G. Baraniuk, "Geometric tools for image compression," in Proc. 36th Asilomar Conf. on Signals, Systems, Computers, Pacific Grove, and CA, vol. 2, pp. 1725-1729, Nov. 2002.
[4] B. E. Usevitch, "A tutorial on modern lossy wavelet image compression: foundations of JPEG2000," IEEE Signal Processing. Magazine, vol. 18, no. 5, pp. 22-35, Sep. 2001.
[5] R. Calderbank, I. Daubechies, W. Sweldens, and B. L. Yeo, "Lossless image compression using integer to integer wavelet transforms", in Proc. Int. Conf. on Image Proc. (ICIP), vol. I, pp. 596-599, 1997.
[6] M. Sima, S. Cotafona, S. Vassiliadis, and J. T. J. van Eindhoven, "8×8 IDCT implementation on an FPGA-augmented trimedia," in Proc. IEEE Symp. on FPGAs for Custom Computing Machines FCCM 2001, pp. 160-169, California, Apr. 2001.
[7] E. J. Delp and O. R. Mitchell, "Image compression using block truncation coding," IEEE Trans. on Communications, vol. 27, no. 9, pp. 329-336, Sep. 1979.
[8] A. Prakash Asirvatham, Gaussian and Laplacian Pyramids, Technical Report, International Institute of Information Technology, 2002. http://gdit.iiit.net/~arul/report/node12.html
[9] D. Kalman, "A singularly valuable decomposition: the SVD of a matrix," The College Mathematics J., vol. 27, no. 1, pp. 2-23, Jan. 1996.
[10] J. Shapiro, "Embedded image coding using zero trees of wavelet coefficients," IEEE Trans. Signal Processing, vol. 41, no. 12, pp. 3445-3462, Dec. 1993.
[11] S. G. Mathen, Wavelet Transform Based Adaptive Image Compression on FPGA, M. S. Thesis, University of Calicut, Calicut, India, 1995.
[12] D. Rebollo and B. Girod, "Design of optimal quantizers for distributed source coding," in Proc. Data Compression Conf. DCC’03, pp. 13-22, Mar. 2003.
[13] J. Ritter and P. Molitor, "A pipelined architecture for partitioned DWT based lossy image compression using FPGA’s," in Proc. IEEE Conf. FPGA, pp. 201-206, 2001.
[14] XC9572 In-System Programmable CPLD, Xilinx’s product specification datasheet, Version 3.0, released Dec. 4, 1998.