

# طراحی و شبیه‌سازی مقایسه‌کننده‌های دو دنباله توان پایین و با سرعت بالا

اکبر حیدری تبار، حبیب‌الله آدرنگ، سید صالح قریشی و رضا یوسفی

را با چالش روبرو کرده است؛ بهویژه با توجه به این که ولتاژ آستانه تکنولوژی با همان سرعت ولتاژ تغذیه در فناوری‌های CMOS جدید مطابقت پیدا نکرده‌اند و بنابراین طراحی مقایسه‌کننده‌های سرعت بالا زمانی که ولتاژ تغذیه کوچک‌تر باشد، چالش برانگیزتر است. مقایسه‌کننده CMOS، نقشی حیاتی در مدارهای ADC و مدارهای مرتبط دارد و پارامترهای ضروری همانند بفره، افست، نویز، تأخیر انتشار، سرعت و توان مصرفی در مقایسه‌کننده نقش مهمی دارند که در این مقاله به بررسی سرعت و توان مصرفی پرداخته شده است. سرعت مقایسه‌کننده با زمان تأخیر انتشار، رابطه عکس دارد. تأخیر انتشار مدت زمانی می‌باشد که نیاز است مطابق با سیگنال ورودی، سیگنال خروجی تغییر کند که تابعی از ورودی است که تأخیر انتشار کم، سرعت بالا را در پی دارد و بالعکس که ولتاژ ورودی خیلی بزرگ زمان تأخیر کمتری دارد. یکی دیگر از عوامل مهم در مقایسه‌کننده‌ها، توان مصرفی است. توان مصرفی، میزان انرژی مصرفی در مدارهای الکتریکی است. ولتاژ مصرفی و فرکانس‌های مدار، نقش مهمی در عملکرد مدار مقایسه‌کننده ایفا می‌کنند که باید بین سرعت و توان مصرفی در فرکانس‌های بالا مصالحه وجود داشته باشد. سرعت اساساً با امپدانس خروجی و سرعت چرخش رابطه دارد که مقاومت خروجی کم، جریان زیادی نیاز دارد تا سرعت مطلوبی داشته باشد. بهره مقایسه‌کننده، متاثر از سرعت و توان مصرفی است که می‌تواند با افزایش منبع تغذیه هم زیاد شود.

کاربردهای زیاد مقایسه‌کننده به همراه چالش‌های شدیدی که در بالا ذکر گردید، اهمیت تحلیل بیشتر این نوع مدارها را دوچندان می‌کند. به عبارت دیگر برای دستیابی به سرعت بالا در یک فناوری معین، به ترانزیستورهای بزرگ‌تر برای جبران کاهش ولتاژ تغذیه نیاز است. علاوه بر این، عملکرد مدار در ولتاژ پایین منجر به محدودیت مدد مشترک می‌شود که در بسیاری از معماری‌های پرسرعت ADC همانند ADC‌های فلاش، ضروری است. بسیاری از تکنیک‌ها مانند روش‌های تقویت منبع [۲]، تکنیک‌هایی با استفاده از ترانزیستورهای اثر بدنۀ [۳] و [۴]، طراحی مدد جریان [۵] و تکنیک‌هایی که از فرایندهای اکسید دوگانه استفاده می‌کنند که می‌توانند ولتاژهای تغذیه بالاتری را مدیریت کنند، برای رفع مشکل توسعه داده شده‌اند. چالش‌های طراحی ولتاژ پایین تقویت و خود تحریک، دوتکنیکی هستند که منبع تغذیه، مرجع یا ولتاژ ساعت را برای حل مشکلات محدوده ورودی و سوئیچینگ افزایش می‌دهند. اینها تکنیک‌هایی عملی هستند اما مشکلات قابلیت اطمینان را به خصوص برای فناوری‌های UDSM CMOS ایجاد می‌کنند. اصلاحات تکنولوژی و توسعه ساختارهای جدید مداری که از انباست تعداد زیادی ترانزیستور

چکیده: در یک مدل آنالوگ به دیجیتال با توان کم و سرعت بالا، مقایسه‌کننده‌های دینامیکی با توان کم و سرعت بالا از نیازهای ضروری است. این مقاله، تحلیلی از ملاحظات تأخیر انتشار، سرعت و توان مصرفی مقایسه‌کننده را ارائه می‌کند و عبارات تحلیلی مورد نظر تجزیه و تحلیل می‌شوند. با استفاده از معادلات ریاضی می‌توان طراحی مقایسه‌کننده‌ها را درک نمود. بر اساس تحلیل ارائه شده، یک مقایسه‌کننده دینامیکی جدید با اصلاح مدار مقایسه‌کننده دو دنباله برای سرعت بالا و توان کم در ولتاژهای تغذیه کم بدون پیچیدگی طراحی مدار پیشنهاد شده که منجر به کاهش قابل توجه در زمان تأخیر و در نتیجه افزایش سرعت می‌گردد. نتایج شبیه‌سازی در فناوری CMOS میکرومتری، نتایج تجزیه و تحلیل را اثبات می‌کند و نشان داده شده که در مقایسه‌کننده دو دنباله پیشنهادی که در آن از ترانزیستورهای سوئیچ و کنترلی استفاده می‌شود، توان مصرفی و زمان تأخیر انتشار را کاهش داده و سرعت را افزایش می‌دهد. همچنین بدون پیچیده‌نمودن طراحی و با اضافه کردن تعداد کمی ترانزیستور، فیدبک مثبت در طی زمان احیا تقویت می‌شود که به طور قابل ملاحظه‌ای به کاهش زمان تأخیر انتشار و در نتیجه افزایش سرعت مقایسه‌کننده منجر می‌شود. نتایج شبیه‌سازی نشان می‌دهند که مقایسه‌کننده پیشنهادی تا فرکانس ۲/۵ گیگاهرتز با تأخیر ۶۹ پیکوثانیه، کار می‌کند و حدود ۳۲۹ میکرووات در ولتاژ تغذیه ۱/۲ ولت با انحراف استاندارد ۷/۸ میلی‌وات مصرف می‌نماید.

**کلیدواژه:** طراحی CMOS، سرعت بالا، توان پایین، دو دنباله.

## ۱- مقدمه

امروزه مقایسه‌کننده در مدارهای مدل آنالوگ به دیجیتال (ADC) گیرنده‌های ورودی/ خروجی، نوسان‌سازها و تقویت‌کننده‌های ورودی حافظه یا عناصر ذخیره‌سازی استفاده می‌شود. بسیاری از مدل‌های آنالوگ به دیجیتال پرسرعت مانند ADC‌های فلاش به مقایسه‌کننده‌های سرعت بالا و توان کم با سطح تراشه کوچک نیاز دارند [۱]. کوچک‌ترشدن طول کانال و کاهش ولتاژ تغذیه در فناوری CMOS، طراحی مقایسه‌کننده‌ها

این مقاله در تاریخ ۸ بهمن ماه ۱۴۰۰ دریافت و در تاریخ ۲۱ شهریور ماه ۱۴۰۱ بازنگری شد.

اکبر حیدری تبار، گروه مهندسی برق، واحد نور، دانشگاه آزاد اسلامی، نور، ایران، (email: kbn\_hor@yahoo.com)


حبیب‌الله آدرنگ، گروه مهندسی برق، واحد نور، دانشگاه آزاد اسلامی، نور، ایران، (email: habibadrang@gmail.com)

سید صالح قریشی، گروه مهندسی برق، واحد نور، دانشگاه آزاد اسلامی، نور، ایران، (email: salehghoreyshi@gmail.com)

رضا یوسفی، گروه مهندسی برق، واحد نور، دانشگاه آزاد اسلامی، نور، ایران، (email: rezshahab@gmail.com)

1. Analog-to-Digital Converter

2. Complementary Metal-Oxide-Semiconductor



شکل ۲: شماتیک مقایسه‌کننده دینامیکی معمولی دو دنباله.


NMOS و PMOS کمتری است که باعث می‌شود توان مصرفی پایینی داشته باشد؛ پس می‌تواند در مقایسه با مقایسه‌کننده دینامیکی معمولی در ولتاژهای منبع تغذیه کمتری کار کند [۱۲]. مقایسه‌کننده دو دنباله، هم جریان بزرگی را در طبقه لج و هم  $M_{tail}$  بزرگ‌تر برای لج سریع مستقل از ورودی مشترک  $V_{CM}$  و یک جریان کوچک در طبقه ورودی  $M_{tail}$  از ورودی معمولی، زمان تأخیر این مقایسه‌کننده از ۲ قسمت اصلی  $t_{discharge}$  و  $t_{latch}$  تشکیل شده و تأخیر  $t_{discharge}$  نشان‌دهنده زمان شارژ خازنی است که اولین ترانزیستور کانال  $n$  ( $M_v/M_s$ ) روشن و پس از آن احیای لج شروع می‌شود. بنابراین  $t_{discharge}$  به صورت زیر تعریف می‌گردد [۱۳]

$$t_{discharge} = \frac{C_{outp/outn} \times |V_{thn}|}{I_{tail}} \quad (1)$$

$$\begin{aligned} \Delta V_r &= |V_{outp(t=t_{discharge})} - V_{outn(t=t_{discharge})}| \\ &= |V_{thn}| - \frac{I_r \cdot t_{discharge}}{C_{outp/outn}} = |V_{thn}| - \frac{I_r \cdot \frac{C_{outp/outn} \times |V_{thn}|}{I_{tail}}}{C_{outp/outn}} \\ &= |V_{thp}| \left( 1 - \frac{I_r}{I_{tail}} \right) \end{aligned} \quad (2)$$

$$\Delta I_{latch} = |I_{Bv} - I_{Bv}| = g_{mRv} \Delta V_{fn/fp} \quad (3)$$

$$\Delta V_r = V_{thn} \frac{\Delta I_{latch}}{I_{Bv}} \approx V_{thn} \frac{\Delta I_{latch}}{I_{tailv}} = V_{thn} \frac{g_{mRv}}{I_{tailv}} \Delta V_{fn/fp} \quad (4)$$



شکل ۱: شماتیک مقایسه‌کننده دینامیک با گیت شناور.

بین ریل‌های منبع تغذیه جلوگیری می‌کنند، برای عملیات ولتاژ پایین ترجیح داده می‌شوند، البته اگر پیچیدگی مدار را افزایش ندهند. در [۶] و [۷]، یک مدار اضافی به مقایسه‌کننده دینامیکی معمولی اضافه می‌شود تا سرعت مقایسه‌کننده در ولتاژهای تغذیه پایین افزایش یابد. مقایسه‌کننده پیشنهادی [۸] تا ولتاژ تغذیه ۰.۵ ولت با حداکثر فرکانس ۶۰۰ مگاهرتز کار می‌کند و ۱۸ میکرووات توان مصرف می‌نماید. ساختار مقایسه‌کننده دینامیکی دو دنباله که برای اولین بار در [۹] پیشنهاد شد، بر اساس طراحی یک طبقه ورودی جداگانه و یک طبقه تزویج متقابل است که این جداسازی می‌تواند عملکرد سریع را در محدوده مد مشترک وسیع ولتاژ تغذیه ایجاد کند.

در این کار، یک مقایسه‌کننده دینامیکی پرسرعت و کم‌توان پیشنهاد می‌شود که فضای کوچکی در فرایнд  $\mu\text{m}$  اشغال می‌کند. مقایسه‌کننده دینامیکی جدیدی ارائه گردیده که نیازی به افزایش ولتاژ یا انباسته‌شدن تعداد زیادی ترانزیستور ندارد. همچنین منجر به صرفه‌جویی قابل توجه در توان مصرفی در مقایسه با مقایسه‌کننده دینامیکی معمولی و مقایسه‌کننده دو دنباله می‌شود. در ادامه این مقاله و در بخش ۲، عملکرد مقایسه‌کننده کلاک‌دار معمولی مورد بحث قرار می‌گیرد. همچنین در بخش ۲ تجزیه و تحلیل زمان تأخیر انتشار معرفی گشته و عبارات تحلیلی برای زمان تأخیر مقایسه‌کننده‌ها بیان می‌شوند. بخش ۳ مقایسه‌کننده پیشنهادی را ارائه کرده و بخش ۴ ملاحظات طراحی را مورد بحث قرار می‌دهد. نتایج شبیه‌سازی در بخش ۵ و به دنبال آن، نتیجه‌گیری در بخش ۶ آمده است.

## ۲- مقایسه‌کننده‌های کلاک‌دار معمولی

### ۲-۱ مقایسه‌کننده با گیت شناور

ساختار مقایسه‌کننده دینامیکی معمولی با گیت شناور شکل ۱ دارای یک سیگنال کلاک برای تکمیل فرایندهای ریست و احیا می‌باشد. در [۱۰] یک مدار مقایسه‌کننده دروازه شناور با سازگاری افست خودکار با یک ترانزیستور FET با حلقه فیدبک منفی استفاده شده که به دلیل عدم تطابق ترانزیستورها، تغییر فرایند در پیش‌تقویت‌کننده و لج کاهش می‌یابد.

### ۲-۲ مقایسه‌کننده دینامیک معمولی دو دنباله

یک مقایسه‌کننده معمولی دو دنباله در شکل ۲ نشان داده شده است [۱۱]. این توبولوژی از انباسته‌شدن کمتری برخوردار است؛ به عبارت دیگر این تکنولوژی، انباسته‌شدن کمتری دارد و دارای تعداد ترانزیستورهای


بخش بعد توضیح داده می‌شود که چگونه مقایسه‌کننده پیشنهادی، کارایی مقایسه‌کننده دو دنباله را بهبود می‌بخشد.

### ۳- مقایسه‌کننده دینامیکی دو دنباله مورد شبیه‌سازی

خروجی‌های طبقه اول ( $\Delta V_{fn/fp}$ ) در زمان  $t_{discharge}$  تأثیر زیادی بر ولتاژ خروجی تفاضلی اولیه لج ( $\Delta V_L$ ) و در نتیجه بر تأخیر لج دارند [۱۴]: بنابراین افزایش تفاضلی، تأخیر مقایسه‌کننده را به میزان قابل توجهی کاهش می‌دهد. همچنین در این مقایسه‌کننده، نهایتاً دو ترانزیستور میانی خاموش می‌شوند؛ بنابراین هیچ نقشی در هدایت انتقالی لج ندارند. علاوه بر این، گره‌ها نیاز به شارژ از زمین تا  $V_{DD}$  در فاز ریست دارند که به معنی مصرف توان است (شکل ۳). در ادامه توضیح داده شده که چگونه مقایسه‌کننده ارائه گردیده، عملکرد مقایسه‌کننده دو دنباله بالا را بهبود می‌بخشد.

در مرحله فاز ریست ( $CLK = 0$ ) و  $M_{tail\gamma}$  و  $M_{tail\alpha}$  برای جلوگیری از انرژی ساکن خاموش هستند،  $M_V$  و  $M_A$  هر دو نود  $fn$  و  $fp$  را به  $V_{DD}$  می‌کشنند و ترانزیستورهای  $M_H$  و  $M_E$  را خاموش می‌کنند. ترانزیستورهای طبقه میانی ( $M_{11}$  و  $M_{12}$ )، هر دو خروجی لج را به زمین وصل می‌کنند. در مرحله تصمیم‌گیری ( $CLK = V_{DD}$ ،  $M_{tail\gamma} = M_{tail\alpha}$  و  $M_{tail\gamma} = V_{DD}$ )، ترانزیستورهای  $M_V$  و  $M_A$  خاموش می‌شوند؛ همچنین روشن هستند، ترانزیستورهای  $M_H$  و  $M_E$  را خاموش می‌شوند؛ همچنین در شروع این فاز، ترانزیستورهای کنترل هنوز خاموش هستند (زیرا  $fn$  و  $fp$  بالاتر از  $V_{DD}$  هستند) و بنابراین  $fn$  و  $fp$  بسته به ولتاژهای ورودی، شروع به افت می‌کنند. با فرض  $V_{INP} > V_{INN}$  از  $fn$  سریع‌تر از  $fp$  افت می‌کند (از آنجا که  $M_F$  جریان بیشتری نسبت به  $M_A$  تأمین می‌کند). تا زمانی که  $fn$  همچنان در حال افت است، ترانزیستور کنترل  $p$ MOS (در این حالت  $M_{tail\alpha}$ ) روشن می‌شود و گره  $fp$  را به  $V_{DD}$  بازمی‌گرداند. بنابراین یک ترانزیستور کنترل دیگر ( $M_{tail\gamma}$ ) به خاموش باقی می‌ماند و به  $fn$  اجازه می‌دهد تا به طور کامل تخلیه شود. به عبارت دیگر، برخلاف یک مقایسه‌کننده معمولی دو دنباله معمولی که فقط تابعی از هدایت انتقالی ترانزیستور ورودی و اختلاف ولتاژ  $\Delta V_{fn/fp}$  است، در ساختار پیشنهادی یک ترانزیستور  $p$ MOS (به  $M_H$ ) به محض روشن شدن مقایسه‌کننده تشخیص می‌دهد که به عنوان مثال، گره  $fn$  سریع‌تر دشارژ می‌شود و گره دیگر  $fp$  را به  $V_{DD}$  می‌کشاند. بنابراین اختلاف بین  $fn$  و  $fp$  ( $\Delta V_{fn/fp}$ ) به طور نمایی با گذشت زمان، افزایش و در نتیجه زمان بازسازی لج کاهش می‌یابد.

علی‌رغم اثربخشی ایده پیشنهادی باید توجه داشت در این مدار، هنگامی که یکی از ترانزیستورهای کنترل (مانند  $H$ ) (روشن است)، یک جریان از  $V_{DD}$  به ترانزیستورهای ورودی و دنباله به زمین کشیده می‌شود (مثلاً  $M_V$  و  $M_A$ ) که منجر به مصرف جریان استاتیکی می‌گردد. در ابتدای مرحله تصمیم‌گیری با توجه به این که هر دو گره  $fn$  و  $fp$  تا  $V_{DD}$  شارژ شده‌اند (در مرحله فاز ریست)، هر دو سوئیچ بسته شده و  $fn$  با سرعت دشارژ متفاوت شروع به دشارژ می‌کنند. به محض این که مقایسه‌کننده تشخیص داد که یکی از گره‌های  $fn/fp$  سریع‌تر تخلیه می‌شود، ترانزیستورهای کنترلی به گونه‌ای واکنش نشان می‌دهند که اختلاف ولتاژ آنها افزایش می‌یابد. با فرض این که  $fp$  به  $V_{DD}$  و  $fn$  به طور کامل دشارژ گردد، سوئیچ در مسیر دشارژ  $fp$  باز می‌شود (برای جلوگیری از خروج جریان از  $V_{DD}$ )؛ اما سوئیچ دیگر متصل به بسته  $fn$  می‌شود تا اجازه به گره  $fn$  داده شود که به طور کامل دشارژ گردد. به عبارت دیگر، عملکرد ترانزیستورهای کنترل با سوئیچ‌ها عملکرد لج را شبیه‌سازی می‌کند. برای نشان‌دادن تئوری نحوه کاهش تأخیر، معادلات



شکل ۳: شماتیک مقایسه‌کننده پیشنهادی دو دنباله.

$$\Delta V_{fn/fp} = |V_{fn}(t = t_{discharge}) - V_{fp}(t = t_{discharge})| \quad (5)$$

$$= t_{discharge} \frac{I_{N1} - I_{N\gamma}}{C_{Lfp/fn}} = t_{discharge} \frac{g_{m\gamma,\gamma} \Delta V_{in}}{C_{Lfp/fn}}$$

$$\Delta V_L = 2V_{thn} \frac{g_{m\gamma,\gamma}}{I_{tail\gamma}} \Delta V_{fn/fp} \quad (6)$$

$$= \left( \frac{2V_{thn}}{I_{tail\gamma}} \right)^r \cdot \frac{C_{outp/outn}}{C_{Lfp/fn}} g_{mR\gamma,\gamma} g_{m\gamma,\gamma} \Delta V_{in}$$

$$t_{delay} = t_{discharge} + t_{latch} = 2 \frac{V_{thn} C_{outp/outn}}{I_{tail\gamma}} \quad (7)$$

$$+ \frac{C_{outp/outn}}{g_{m,eff}} \cdot \ln \frac{\frac{V_{DD}}{2}}{\Delta V_L} = 2 \frac{V_{thn} C_{outp/outn}}{I_{tail\gamma}}$$

$$+ \frac{C_{outp/outn}}{g_{m,eff}} \cdot \ln \frac{V_{DD} I_{tail\gamma}^r C_{Lfp/fn}}{\Lambda V_{thn}^r C_{outp/outn} g_{mR\gamma,\gamma} g_{m\gamma,\gamma} \Delta V_{in}}$$

که جریان‌های  $I_B\gamma$  و  $I_B\alpha$  لج‌ها هستند، اختلاف ولتاژ در خروجی‌های طبقه اول ( $\Delta V_L$ ) و  $t_{discharge}$  تأثیر زیادی بر ولتاژ خروجی تفاضلی اولیه لج ( $\Delta V_L$ ) و در نتیجه بر تأخیر لج دارد. بنابراین افزایش اختلاف، تأخیر مقایسه‌کننده را به میزان قابل توجهی کاهش می‌دهد. همچنین در این مقایسه‌کننده، نهایتاً دو ترانزیستور میانی خاموش می‌شوند و در نتیجه هیچ نقشی در هدایت انتقالی لج ندارند. همچنین این گره‌ها نیاز به شارژ از زمین تا  $V_{DD}$  در فاز ریست دارند که به معنی مصرف توان است. در

$$\Delta V_{fn/fp} = \Delta V_{(fn/fp)} e^{\frac{(A_V - 1)t}{\tau}} \quad (10)$$

در این معادله، ولتاژ تفاضلی  $\Delta V_{(fn/fp)}$  اولیه گره  $fn/fp$  در زمان روشن شدن ترانزیستور کنترل pMOS مربوط است. بنابراین می‌توان نشان داد که  $\frac{A_V - 1}{\tau} \leq \frac{C_{Lfp/fn}}{G_{m,eff}}$  تشکیل شده است.

$$\Delta V_{(fn/fp)} = 2 |V_{thp}| \frac{g_{m,\tau} \Delta V_{in}}{I_{tail,\tau}} \quad (11)$$

$$\Delta V_{.} = 2 V_{thn} \frac{g_{mR,\tau}}{I_{tail,\tau}} \Delta V_{fn/fp} \quad (12)$$

$$= 4 V_{thn} \left| V_{thp} \right| \frac{g_{mR,\tau}}{I_{tail,\tau}} \cdot \frac{g_{m,\tau} \Delta V_{in}}{I_{tail,\tau}} \cdot e^{\frac{G_{m,eff},t}{C_{Lfp/fn}}} \quad (12)$$

$$\Delta V_{fn/fp} = \Delta V_{(fn/fp)} e^{\frac{(A_V - 1)t}{\tau}} \quad (13)$$

$\Delta V_{.}$  به طور قابل توجهی و به طور نمایی در مقایسه با مقایسه کننده دینامیکی معمولی افزایش یافته است.

(ب) در مقایسه کننده پیشنهادی با توجه به این که یکی از گره‌های خروجی طبقه اول  $fn/fp$  در ابتدای فاز احیا به  $V_{DD}$  شارژ می‌شود، یکی از ترانزیستورهای طبقه میانی روشن می‌شود که هدایت انتقالی لج را افزایش می‌دهد و به عبارت دیگر، فیدبک مثبت تقویت می‌شود. در نتیجه، زمان لج به صورت زیر خواهد شد

$$t_{latch} = \frac{C_{outp/outn}}{g_{m,eff} + g_{mR,\tau}} \cdot \ln \frac{V_{DD}}{\Delta V_{.}} \quad (14)$$


$$t_{delay} = t_{discharge} + t_{latch} = 2 \frac{V_{thn} C_{outp/outn}}{I_{tail,\tau}} +$$

$$\frac{C_{outp/outn}}{g_{m,eff} + g_{mR,\tau}} \cdot \ln \frac{V_{DD}}{\Delta V_{.}} = 2 \frac{V_{thn} C_{outp/outn}}{I_{tail,\tau}} + \quad (15)$$


$$\frac{C_{outp/outn}}{g_{m,eff} + g_{mR,\tau}} \cdot \ln \frac{V_{DD} \cdot I_{tail,\tau} \cdot I_{tail,\tau}}{g_{m,eff} + g_{mR,\tau}} = 2 V_{thn} \left| V_{thp} \right| \cdot g_{mR,\tau} g_{m,\tau} \Delta V_{in} \cdot e^{\frac{G_{m,eff},t}{C_{Lfp/fn}}}$$

در مقایسه با عبارات به دست آمده برای تأخیر سه ساختار فوق، مشخص است که مقایسه کننده پیشنهادی از فیدبک مثبت داخلی در عملکرد دو دنباله استفاده می‌کند که احیای کلی لج را افزایش می‌دهد. این بهبود سرعت حتی در ولتاژهای تنفسی کمتر، واضح تر بوده و به این خاطر است که برای مقادیر بزرگتر  $V_{th}/V_{DD}$ ، رسانایی ترانزیستورها کاهش می‌یابد. بنابراین وجود فیدبک مثبت داخلی در معماری طبقه اول منجر به بهبود عملکرد مقایسه می‌شود. نتایج شبیه‌سازی این واقعیت را تأیید می‌کند (شکل ۴).

(ج) علاوه بر بهبود پارامتر کاهش سرعت، انرژی در هر تبدیل نیز کاهش می‌یابد. در توبولوژی معمولی دو دنباله، هر دو گره  $fn$  و  $fp$  در مرحله تصمیم‌گیری به زمین دشارژ می‌شوند و باید هر بار در مرحله فاز ریست به  $V_{DD}$  کشیده شوند. با این حال در مقایسه کننده پیشنهادی، تنها یکی از گره‌های ذکر شده ( $fn/fp$ ) باید در مرحله فاز ریست شارژ شود. این بین دلیل است که در مرحله تصمیم‌گیری قبلی، بر اساس وضعیت ترانزیستورهای کنترل، یکی از گره‌ها دشارژ نشده و بنابراین به انرژی کمتری نیاز است.



(الف)



(ب)

شکل ۴: شبیه‌سازی گذرا از مقایسه کننده دینامیک معمولی، (الف) شکل موج‌های خروجی و (ب) شکل موج‌های خروجی بر حسب ولتاژ ورودی تفاضلی.

تأخیر برای این ساختار، همان طور که قبل از مقایسه کننده دینامیک معمولی و مقایسه کننده پویای دوطرفه معمولی انجام شده است، به دست می‌آید. تجزیه و تحلیل، شبیه به مقایسه دوطرفه پویای معمولی است. این حال مقایسه کننده پویای پیشنهادی با تأثیر بر دو عامل مهم، سرعت مقایسه کننده دو دنباله را بهبود می‌بخشد:

(الف) اختلاف ولتاژ خروجی اولیه را در شروع احیا افزایش می‌دهد ( $t = t_{discharge}$ ). همان طور که قبل از ذکر شد، ما  $t_{discharge}$  زمانی تعریف می‌شود که پس از آن، بازسازی لج شروع گردد. به عبارت دیگر،  $t_{discharge}$  به عنوان زمانی در نظر گرفته می‌شود (در حالی که هر دو خروجی لج با سرعت‌های مختلف افزایش می‌یابند) که اولین ترانزیستور nMOS اینورترهای پشت‌به‌پشت روشن شود تا یکی از خروجی‌ها را به سمت پایین بکشد و احیا شروع شود. با توجه به (۲)، اختلاف ولتاژ خروجی لج در زمان  $t_{discharge}$  ( $\Delta V_{.}$ )، تأثیر قابل توجهی بر زمان احیای لج دارد، به طوری که  $\Delta V_{.}$  بزرگ‌تر منجر به زمان بازسازی کوتاه‌تری می‌شود. مشابه معادله به دست آمده برای ساختار دو دنباله، این مورد در این مقایسه کننده نیز صدق می‌کند. در این مقایسه داریم

$$t_{discharge} = \frac{C_{outp/outn} \times V_{thn}}{I_{tail,\tau}} \quad (8)$$

$$\Delta V_{.} = V_{thn} \frac{\Delta I_{latch}}{I_{B,\tau}} \approx 2 V_{thn} \frac{\Delta I_{latch}}{I_{tail,\tau}} = 2 V_{thn} \frac{g_{m,\tau}}{I_{tail,\tau}} \Delta V_{fn/fp} \quad (9)$$

نویز ترانزیستورهای  $M_1, M_2, M_3$  و مکمل آنها ناچیز است و نویز ترانزیستورهای  $M_{12}$  و  $M_{13}$  بیشترین سهم را خواهند داشت و منبع اصلی نویز خواهند بود

$$\overline{V_{n,out}^v} = 2(\overline{V_{n1}^v}(g_{m1}.R_{outp/outn}) + \overline{V_{n2}^v}(g_{m2}.R_{outp/outn})) \quad (17)$$

که باید  $g_{m1}$  ترانزیستور ورودی را افزایش و  $g_{m2}$  ترانزیستور خروجی را کاهش داد.

ب) از عوامل مهم دیگر تأثیر عدم تطابق بین ترانزیستورهای کنترلی بر کل افست، مربوط به ورودی مقایسه‌کننده است. در تعیین اندازه  $M_1, M_2$ ، دو پارامتر مهم یعنی تأثیر عدم تطابق ولتاژ آستانه و عدم تطابق فاکتور جریان  $M_1$  و  $M_2$  بر ولتاژ افست مربوط به ورودی مقایسه‌کننده باید مورد توجه قرار گیرد [۱۵]

$$i_{diff} = g_{m1/\tau} \Delta V_{th\delta/\tau} \quad (18)$$

$$\Delta V_{\Delta V_{th\delta/\tau}} = \frac{g_{m1/\tau} \Delta V_{th\delta/\tau}}{g_{m1/\tau}} \quad (19)$$

رابطه جریان درین در MOSFET (در حالت اشباع)


$$I_D = \frac{1}{2} \mu C_{OX} \frac{W}{L} (V_{GS} - V_{th})^2 (1 + \lambda V_{DS}) \quad (20)$$

$$\Rightarrow i_{diff} = \frac{1}{2} \mu C_{OX} \frac{\Delta W}{L} (V_{SG\delta/\tau} - V_{th\delta})^2$$

$$\Delta V_{\Delta W} = \frac{i_{diff}}{g_{m1/\tau}} = \frac{\frac{1}{2} \mu C_{OX} \frac{\Delta W}{L} (V_{SG\delta/\tau} - V_{th\delta})^2}{\mu W_{\tau/\tau} (V_{GS\tau/\tau} - V_{th\tau})} \quad (21)$$

$$\Delta V_{total} = \sqrt{\left( \frac{g_{m1/\tau} \Delta V_{th\delta/\tau}}{g_{m1/\tau}} \right)^2 + \left( \frac{\frac{1}{2} \mu C_{OX} \frac{\Delta W}{L} (V_{SG\delta/\tau} - V_{th\delta})^2}{\mu W_{\tau/\tau} (V_{GS\tau/\tau} - V_{th\tau})} \right)^2} \quad (22)$$

ج) در مقایسه‌کننده‌ها، نوسانات ولتاژ زیاد در گرههای احیا از طریق ظرفیت خازن‌های پارازیتی ترانزیستورها به ورودی مقایسه‌کننده متصل می‌شود. مدار بالادستی مقاومت خروجی صفر ندارد. ولتاژ ورودی به هم می‌خورد که می‌تواند بر دقت مبدل تأثیر بگذارد؛ این اختلال معمولاً «نویز فیدبک» نامیده می‌شود. در [۱۶] نشان داده شده که سریع‌ترین و کارآمدترین مقایسه‌کننده‌ها، نویز فیدبک بیشتری ایجاد می‌کنند. اگرچه توپولوژی دو دنباله می‌تواند سرعت عملکرد و در نتیجه انرژی را بهبود بخشد، اما نویز فیدبک در مقایسه با ساختار معمولی دو دنباله افزایش می‌باید (شکل ۵). شکل ۶ پیک نویز را به عنوان تابعی از ولتاژ تفاضلی ورودی مقایسه‌کننده در چهار معماری مورد مطالعه نشان می‌دهد. در حالی که ساختار دو دنباله از جداسازی ورودی- خروجی و در نتیجه حداقل نویز فیدبک استفاده می‌کند، مقایسه‌کننده دینامیکی معمولی و ساختار پیشنهادی ما نویز فیدبک تقریباً مشابهی دارند. با این حال از آنجایی که ترانزیستورهای کنترلی در مقایسه‌کننده پیشنهادی ما قصد ندارند به اندازه ترانزیستورهای لج در یک مقایسه‌کننده دینامیکی معمولی بزرگ باشند، می‌توان اندازه این ترانزیستورها را به گونه‌ای در نظر گرفت که با حفظ مزایای افزایش سرعت و کاهش توان، نویز فیدبک را کاهش داد. علاوه بر این برای برخی از کاربردهایی که نویز فیدبک مورد توجه است، می‌توان از تکنیک‌های ساده کاهش نویز با خورد مانند خنثی‌سازی [۱۷] برای کاهش چشم‌گیر نویز فیدبک استفاده کرد.




شکل ۵: خطای ولتاژ پیک ورودی به سبب نویز فیدبک.

#### ۴- ملاحظات طراحی

برخی از ملاحظات طراحی باید در مقایسه‌کننده مورد بحث، تجزیه و تحلیل شوند. در تعیین اندازه  $M_{tail\tau}$  لازم است تا اطمینان حاصل گردد که زمان روشن شدن یکی از ترانزیستورهای کنترل، کمتر از  $t_{discharge}$  است که این کار را می‌توان به راحتی با اندازه‌گیری مناسب جریان‌های  $M_{tail\tau}$  و  $M_{tail\delta}$ ، هنگام اندازه‌گیری سوئیچ‌های nMOS در پایین ترانزیستورهای ورودی قرار دارند به دست آورد. باید  $V_{DS}$  این سوئیچ‌ها را در نظر گرفت زیرا می‌تواند حاشیه ولتاژ را محدود کند. مزیت استفاده از آنها را در کاربردهای ولتاژ پایین محدود می‌کند. برای کاهش این اثر باید از کلیدهای nMOS مقاومت پایین یا ترانزیستورهای بزرگ استفاده شود. از آنجا که ظرفیت خازن‌های پارازیتی این سوئیچ‌ها بر ظرفیت خازن‌های پارازیتی گرههای تأثیر  $fn/fp$  نمی‌گذارد، می‌توان اندازه ترانزیستورهای سوئیچینگ nMOS را محاسبه کرد تا هم ولتاژ پایین و هم توان پایین را حفظ کند.

(الف) تأثیر اندازه ترانزیستور بر ظرفیت خازن پارازیتی و در نتیجه تأخیر مقایسه‌کننده می‌باشد و در حالی که ترانزیستورهای بزرگ‌تر برای تطبیق بهتر مورد نیاز هستند، افزایش ظرفیت خازن پارازیتی تأخیر خیلی کوچک ایجاد می‌کند. اثر عدم تطابق ولتاژ آستانه و عدم تطابق فاکتور جریان  $\Delta V_{in}$  و  $M_\delta$  در اکثر موارد تقریباً ناچیز است، مگر در مواردی که  $\Delta V_{in}$  در نزدیکی  $fn/fp$  نزدیکی  $fn/fp$  تقریباً مشابهی دارد؛ زیرا در زمان روشن شدن  $M_{C\tau}$  و  $M_{C\delta}$ ، سیگنال ورودی تفاضلی در حال حاضر در دامنه وسیعی در مقایسه با عدم تطابق‌ها تقویت می‌شود. به عبارت دیگر، افست ناشی از عدم تطابق  $M_\delta$  و  $M_\tau$  با تقسیم بهره از ورودی به خروجی صورت می‌گیرد. با این حال در حالت  $\Delta V_{in}$  کوچک، هنگامی که  $M_\delta$  و  $fp$  یکدیگر را از نزدیک دنبال می‌کنند، عدم تطابق  $M_\delta$  و  $M_\tau$  ممکن است بر سرعت و پایداری مدار دارد [۱۵]. محدوده ولتاژ مذکور ورودی  $V_{CM}$  در مدار مقایسه‌کننده به شرح زیر است

$$\begin{aligned} V_{CM} &\geq V_{GS\tau} + V_{OD\tau} + V_{ODtail\tau} \\ V_{DS\tau} &\geq V_{OD\tau} \Rightarrow V_{D\tau} - V_{S\tau} \geq V_{OD\tau} \\ \begin{cases} V_{D\tau} = V_{DD} - |V_{SG\delta}| \\ V_{S\tau} = V_{CM} - V_{GS\tau} \end{cases} &\Rightarrow V_{DS\tau} = V_{DD} - |V_{SG\delta}| \\ -(V_{CM} - V_{GS\tau}) &\geq V_{OD\tau} \Rightarrow V_{CM} \leq V_{DD} - V_{OD\tau} \\ V_{GS\tau} + V_{OD\tau} + V_{ODtail\tau} &\leq V_{CM} \leq V_{DD} - V_{OD\tau} \end{aligned} \quad (16)$$




شکل ۷: (الف) تأخیر شبیه‌سازی شده پس از طرح‌بندی و (ب) انرژی در هر تبدیل به عنوان تابعی از ولتاژ حالت مشترک ورودی ( $V_{DD} = 1.2V$ ) و  $V_{cm} = V_{DD} - 0.1V$  و  $\Delta V_{in} = 50mV$ .

قرار می‌گیرد و بنابراین دارای طیف وسیع‌تری از حالت مشترک بوده و توان مصرفی تقریباً یکسان است. در شبیه‌سازی مقایسه‌کننده‌ها در نرم‌افزار از تکنولوژی  $\mu\text{m} = 0.18\mu\text{m}$  CMOS به صورت جدول ۱ استفاده شده است. در این پژوهش، تجزیه و تحلیل جامعی از تأخیر برای مقایسه‌کننده‌های دینامیک با کلاک و عبارات مورد نظر ارائه گردید و دو ساختار مشترک مقایسه‌کننده دینامیک معمولی و مقایسه‌کننده دینامیک دو دنباله مورد تجزیه و تحلیل قرار گرفت. همچنین بر اساس تجزیه و تحلیل نظری، یک مقایسه‌کننده دینامیکی دو دنباله پیشنهادی با ولتاژ کم و ظرفیت توان کم برای بهبود عملکرد مقایسه‌کننده موردنظر تجزیه و تحلیل قرار گرفته شد که در جدول ۲ کارایی مقایسه‌کننده‌های موردنظر شبیه‌سازی نشان داده شده است.

نتایج شبیه‌سازی با فناوری  $\mu\text{m} = 0.18\mu\text{m}$  CMOS بیانگر این مطلب است که تأخیر و انرژی در تبدیل مقایسه‌کننده پیشنهادی با مقایسه‌کننده دینامیکی معمولی و مقایسه‌کننده دو دنباله بسیار کاهش می‌یابد که در نتیجه توان مصرفی مدار، کاهش و سرعت مدار افزایش می‌یابد. همچنین در مقایسه با کارهای جدید از ابانتهشدن ترانزیستور کمتری برخوردار است و می‌توان در حالت زیر آستانه و از اثر بالک-درایون ماسفت ورودی‌ها در قسمت پیش‌تقویت‌کننده مقایسه‌کننده استفاده کرد تا توان مصرفی را کاهش داد.

## ۶- نتیجه‌گیری

این مقاله یک تحلیل ریاضی با ملاحظات موردنظر، زمان تأخیر انتشار را برای مقایسه‌کننده‌های دینامیکی ساعت‌دار ارائه می‌کند و عبارات ریاضی موردنظر تجزیه و تحلیل قرار گرفته‌اند. ساختارهای مقایسه‌کننده دینامیکی معمولی و دینامیکی دو دنباله معمولی موردنظر تجزیه و تحلیل قرار گرفتند. همچنین بر اساس تحلیل نظری، مقایسه‌کننده دینامیکی دو دنباله با ولتاژ پایین و توان مصرفی کم برای بهبود عملکرد مقایسه‌کننده پیشنهاد گردیده است. نتایج شبیه‌سازی در فناوری  $\mu\text{m} = 0.18\mu\text{m}$  CMOS میکرومتری، نرم‌افزار ADS تأیید کرد که تأخیر مقایسه‌کننده دینامیکی موردنظر و انرژی در هر تبدیل در مقایسه با مقایسه‌کننده دینامیکی و دو دنباله معمولی به طور قابل توجهی به ترتیب حدود ۹۰ و ۸۰ درصد کاهش می‌یابد.



شکل ۸: (الف) تأخیر شبیه‌سازی شده پس از طرح‌بندی و (ب) انرژی در هر تبدیل به عنوان تابعی از ولتاژ حالت مشترک ورودی ( $V_{DD} = 1.2V$ ) و  $\Delta V_{in} = 50mV$ .

جدول ۱: خلاصه‌ای از پارامترهای مقایسه‌کننده.

پارامتر	مقدار
تکنولوژی CMOS	$\mu\text{m} = 0.18\mu\text{m}$
ماکسیمم فرکانس نمونه‌برداری	$2.4\text{ GHz}$
ولتاژ تغذیه	$1.2\text{ V}$
تأخر در حالت ( $V_{CM} = 0.6\text{ V}$ و $\Delta V_{in} = 10\text{ mV}$ )	$550\text{ nS}$
تأخر در حالت ( $\log \Delta V_{in}$ (ps/dec))	$69$
تفصیلات استاندارد افست	$7.8\text{ mV}$
انرژی در هر تبدیل	$0.66\text{ pJ}$

## ۵- نتایج شبیه‌سازی

برای قیاس مقایسه‌کننده‌های پیشنهادی با مقایسه‌کننده‌های معمولی و دو دنباله، همه مدارها با فناوری  $\mu\text{m} = 0.18\mu\text{m}$  CMOS با  $V_{DD} = 1.2V$  در شبیه‌سازی شده‌اند. مقایسه‌کننده‌ها، بهینه و ابعاد ترانزیستور مقایسه‌بندی گردیده‌اند تا در مجموع، تغییرات استاندارد افست کلی  $\sigma_{OS} = 8\text{ mV}$  در ولتاژ مدار مشترک ورودی ( $V_{CM} = 1.1\text{ V}$ ) به دست آورند. شکل ۷-الف و ۷-ب، نتایج شبیه‌سازی پس از طرح تأخیر و انرژی در هر تبدیل مقایسه‌کننده‌های دینامیکی فوق را به عنوان تابعی از تغییرات ولتاژ منبع نشان می‌دهد.

همان طور که در شکل ۶-الف آمده است، تأخیر مقایسه‌کننده دو دنباله پیشنهاد شده در ولتاژ‌های تغذیه کم در مقایسه با دو ساختار دیگر به طور قابل توجهی کمتر است. بدینهای است که توبولوژی دو دنباله، سرعت تر عمل می‌کند و می‌تواند در ولتاژ‌های تغذیه کمتری موردنظر استفاده قرار گیرد؛ در حالی که تقریباً همان توان را با مقایسه‌کننده دینامیکی معمولی مصرف می‌کند. مثلاً مقایسه‌کننده پیشنهادی می‌تواند با ولتاژ تغذیه  $0.6\text{ V}$ ، مقدار  $10.6\text{ fmTz}^{-1}$  در تبدیل با تأخیر  $0.84\text{ nTz}$  در مقایسه با  $0.81\text{ nTz}$  نانوثانیه برای مقایسه‌کننده معمولی دو دنباله و  $0.5\text{ nTz}$  برای توبولوژی معمولی عمل کند. شبیه‌سازی‌ها نشان می‌دهند که اگر مدار برای  $V_{DD} = 0.6\text{ V}$  بهینه شود، نتایج مدار پیشنهادی حتی بهتر خواهد بود. شکل ۷ عملکرد شبیه‌سازی شده را تابعی از ولتاژ ورودی مشترک ( $V_{cm}$ ) نشان می‌دهد. به طور کلی، تأخیر مقایسه‌کننده در توبولوژی‌های دو دنباله کمتر تحت تأثیر تغییرات ولتاژ ورودی مشترک نسبت به توبولوژی دینامیک معمولی

جدول ۲: مقایسه کارایی مقایسه‌کننده‌ها.

نوع مقایسه‌کننده	مرسوم	دو دنباله	دینامیک پیشنهادی
تکنولوژی (μm)	.۱۸	.۱۸	.۱۸
ولتاژ تغذیه (V)	۱/۲	۱/۲	۱/۲
ماکسیمم فرکانس نمونه‌برداری (GHz)	۲/۴	۱/۸	۰/۹
انرژی در هر تبدیل (pJ)	۰/۲۵	۰/۲۸	۰/۳
تأخير بر حسب لگاریتم تغییرات ولتاژ ورودی (ps/dec.)	۲۹۰	۳۶۰	۹۵۰
پیک ولتاژ نویز انتقالی در زمان احیا (nV)	۲۲۰	۲۲۰	۲۱۵
ولتاژ افست ارجاع شده به ورودی (mV)	۷/۸	۷/۹	۷/۸

- [15] M. Bchir, N. Hassen, and K. Besbes, "A novel high-performance ADC flash based on bulk-driven quasi-floating gate current mirror," in *Proc. Int. Multi-Conf. on Systems, Signals & Devices, SSD'20*, pp. 780-785, Monastir, Tunisia, 20-23 Jul. 2020.
- [16] M. Yavari, N. Maghari, and O. Shoaei, "An accurate analysis of slew rate for two-stage CMOS opamps," *IEEE Trans. on Circuits and Systems II*, vol. 52, no. 3, pp. 164-167, Mar. 2005.
- [17] N. Dupré, Y. Bidaux, O. Dubrule, and G. F. Close, "A stray-field-immune magnetic displacement sensor with 1% accuracy," *IEEE Sensors J.*, vol. 20, no. 19, pp. 11405-11411, 1 Oct. 2020.

اکبر حیدری تبار در سال ۱۳۵۶ در شهرستان نور استان مازندران متولد شده است. او مدرک کارشناسی مهندسی برق - الکترونیک را از دانشگاه شهید رجایی تهران در سال ۱۳۸۰ دریافت نمود. در سال ۱۳۸۵ مدرک کارشناسی ارشد کارشناسی برق - الکترونیک را از دانشگاه آزاد اسلامی واحد تهران جنوب اخذ نموده است. او هم‌اکنون دانشجوی دکتری تخصصی مهندسی برق الکترونیک دانشگاه آزاد اسلامی واحد نور می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان طراحی مدارهای مجتمع آنالوگ و دیجیتال و مقایسه کننده‌های توان پایین و سرعت بالا می‌باشد.

حبيب آرنونگ در سال ۱۳۵۹ در تهران متولد شده است. او مدرک کارشناسی مهندسی برق - الکترونیک خود را در سال ۱۳۸۲ از دانشگاه صنعتی اصفهان اخذ نموده و توانسته در سال ۱۳۸۴ در دانشگاه فردوسی مشهد مقطع کارشناسی ارشد خویش را به پایان برساند. او مدرک دکتری خود را از دانشگاه مازندران در رشته مهندسی برق و در سال ۱۳۹۱ دریافت نموده است. او هم‌اکنون دانشیار دانشکده فنی و مهندسی دانشگاه آزاد اسلامی واحد نور می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: طراحی فیلترهای مجتمع، طراحی مدارهای آنالوگ و دیجیتال، تحلیل مدارهای غیرخطی در حوزه میکروالکترونیک RF.

سید صالح قریشی مدرک کارشناسی مهندسی برق - الکترونیک را از دانشگاه صنعتی نوشیروانی بابل اخذ نموده و توانسته به ترتیب در سال‌های ۱۳۸۸ و ۱۳۹۲ مقاطع کارشناسی ارشد و دکتری خود را در رشته مهندسی برق - الکترونیک در دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران به پایان برساند. او هم‌اکنون دانشیار دانشکده فنی و مهندسی دانشگاه آزاد اسلامی واحد نور می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: ایشان عبارتند از: نانوالکترونیک، شبیه‌سازی و مدل‌سازی عدد ادوات نیمه‌هادی مانند ترانزیستورهای اثرمیدانی نانولوله‌ای کربنی و گرافن.

رضاء یوسفی در سال ۱۳۵۳ در شهرستان محمودآباد استان مازندران متولد شد. مقطع کارشناسی را در دانشگاه صنعتی خواجه نصیر تهران در سال ۱۳۷۵، مقطع کارشناسی ارشد را در دانشگاه تهران در سال ۱۳۷۸ و مقطع دکتری تخصصی را در دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران در سال ۱۳۸۴ در رشته برق گرایش الکترونیک به پایان رساند. ایشان از سال ۱۳۷۹ به عنوان عضو هیأت علمی دانشگاه آزاد اسلامی واحد نور مشغول به فعالیت می‌باشد و هم‌اکنون دانشیار دانشکده فنی و مهندسی این واحد دانشگاهی می‌باشد. اهم موضوعات پژوهشی ایشان در حوزه‌های تحلیل و شبیه‌سازی افزارهای الکترونیکی در مقیاسهای نانو، افزارهای الکترونیک نوری و مدل‌سازی این افزارهای بوده است.

## مراجع

- H. Ghasemian, R. Ghasemi, E. Abiri, and M. R. Salehi, "A novel high-speed low-power dynamic comparator with complementary differential input in 65 nm CMOS technology," *Microelectronics J.*, vol. 92, Article ID: 104603, 9 pp., Oct. 2019.
- A. Mesgarani, M. N. Alam, F. Z. Nelson, and S. U. Ay, "Supply boosting technique for designing very low-voltage mixed-signal circuits in standard CMOS," in *Proc. IEEE Int. Midwest Symp. Circuits Syst. Dig. Tech. Papers*, pp. 893-896, Seattle, WA, USA, 1-4 Aug. 2010.
- M. Maymandi-Nejad and M. Sachdev, "1 bit quantiser with rail to rail input range for sub-1V  $\Delta\Sigma$  modulators," *IEEE Electron. Lett.*, vol. 39, no. 12, pp. 894-895, Jan. 2003.
- M. T. Mustaffa, "A low power comparator utilizing MTSCStack, DTTS, and bulk-driven techniques," *IJRES*, vol. 10, no. 3, pp. 221-229, Nov. 2021.
- B. Goll and H. Zimmermann, "A 0.12 μm CMOS comparator requiring 0.5 V at 600 MHz and 1.5 V at 6 GHz," in *Proc. IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers*, pp. 316-317, San Francisco, CA, USA, 11-15 Feb. 2007.
- D. Shinkel, E. Mensink, E. Klumperink, E. van Tuijl, and B. Nauta, "A double-tail latch-type voltage sense amplifier with 18 ps setup + hold time," in *Proc. IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers*, pp. 314-315, San Francisco, CA, USA, 11-15 Feb. 2007.
- P. Nuzzo, F. D. Bernardinis, P. Terreni, and G. Van der Plas, "Noise analysis of regenerative comparators for reconfigurable ADC architectures," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 55, no. 6, pp. 1441-1454, Jul. 2008.
- B. Goll and H. Zimmermann, "Low-power 600 MHz comparator for 0.5 V supply voltage in 0.12 μm CMOS," *IEEE Electron. Lett.*, vol. 43, no. 7, pp. 388-390, Mar. 2007.
- A. Nikoozadeh and B. Murmann, "An analysis of latched comaprator offset due to load capacitor mismatch," *IEEE Trans. Circuits Syst. II, Exp. Briefs*, vol. 53, no. 12, pp. 1398-1402, Dec. 2006.
- Y. L. Wong, M. H. Cohen, and P. A. Abshire, "A floating-gate comparator with automatic offset adaptation for 10-bit data conversion," *IEEE Trans. on Circuits and Systems I: Regular Papers*, vol. 52, no. 7, pp. 1316-1326, Jul. 2005.
- S. Babayan-Mashhadi and R. Lotfi, "An offset cancellation technique for comparators using body-voltage trimming," *Int. J. Analog Integr. Circuits Signal Process.*, vol. 73, no. 3, pp. 673-682, Dec. 2012.
- V. Jain, "An intensive study of thermal effects in high speed low power CMOS dynamic comparators," in *Proc. IEEE Int. Conf. on Communication and Electronics Systems*, pp. 343-352, Coimbatore, India, 8-10 Jul. 2021.
- L. Nagy, D. Arbet, M. Kov'ac, M. Sovcik, and V. Stopjakov'a, "Performance analysis of ultra low-voltage rail-to-rail comparator in 130 nm CMOS technology," in *Proc. IEEE AFRICON*, 5 pp., Accra, Ghana, 25-27 Sept. 2019.
- S. Wang, C. Ghezzi, C. Camp, and A. Laville, "A 24 MHz relaxation oscillator using single current mode comparator with  $\pm 1.67\%$  drift from  $-40^\circ\text{C}$  to  $+175^\circ\text{C}$  for automotive sensor application," in *Proc. 2020 IEEE Sensors*, 5 pp., Rotterdam, Netherlands, 25-28 Oct. 2020.